在Cache映射里的组相联映射,是每一组共有一个主存字块标记还是组里的每一块都有一个主存字块标记
组相联映射是直接映射和相联映射方法的结合,它综合了直接映射结构简单和相联映射数据替换灵活的优点。在组相联映射的结构中,将Cache分为m组,每组r’行,主存中共有s个数据块,每s/r’个数据块可以分别装入某一相同行号的m个Cache行中。这样,既避免了由于主存块映射固定Cache行引起的Cache命中率低的不足,又减少了标记位的长度降低了比较电路的复杂性。
你说的组我理解是cache line, 每一个cache line里面有若干数据(应该是你说的字块吧)。应该是每一个cache line有个一个tag(标记),字块查找是通过地址后几位来完成的。可以参阅http://blog.csdn.net/pang040328/article/details/4285590。
是组里的每一块都有一个主存字块标记。
原理:(一个主存块地址包括标记,索引,快内位移。标记是每个主存块唯一的;索引是不唯一,对应的是cache中的某一组,因为主存中很多块都可以对应cache中的同一组;块内位移是用于当CPU确定找到了目标块是,确定目标数据在目标块中的位置)
所以过程是CPU先去访问主存,从主存的目标块中得到该块的标记,索引和块内位移,然后根据索引去找出对应的cache中的某一组,然后再检测cache该组中所有块的标记,看看有没有和目标块的标记相同,若有则说明目标块在cache中,然后再通过块内位移取出数据
(因为cache的速度比主存快多了,所以CPU都会去检测cache中是否有目标块,所以才有上面的步骤)
所以总而言之,cache中的每一组有一个共同的索引,但有n个不同的标记,n取决于cache映射是多少路的组相连映射
组相联映射中cache地址的问题
母鸡呀!
组相联映射是直接映射和相联映射方法的结合,它综合了直接映射结构简单和相联映射数据替换灵活的优点。在组相联映射的结构中,将Cache分为m组,每组r’行,主存中共有s个数据块,每s/r’个数据块可以分别装入某一相同行号的m个Cache行中。
组相联的映象规则:
(1) 主存和Cache按同样大小划分成块。
(2) 主存和Cache按同样大小划分成组。
(3) 主存容量是缓存容量的整数倍,将主存空间按缓冲区的大小分成区,主存中每一区的组数与缓存的组数相同。
(4) 当主存的数据调入缓存时,主存与缓存的组号应相等,也就是各区中的某一块只能存入缓存的同组号的空间内,但组内各块地址之间则可以任意存放, 即从主存的组到Cache的组之间采用直接映象方式;在两个对应的组内部采用全相联映象方式。
相关存储器中每个单元包含有: 主存地址中的区号E与组内块号B,两者结合在一起,其对应的字段是缓存块地址b。相关存储器的容量,应与缓存的块数相同。当进行数据访问时,先根据组号,在目录表中找到该组所包含的各块的目录,然后将被访数据的主存区号与组内块号,与本组内各块的目录同时进行比较。如果比较相等,而且有效位为“1”则命中。
将其对应的缓存块地址b送到缓存地址寄存器的块地址字段,与组号及块内地址组装即形成缓存地址。如果比较不相等,说明没命中,所访问的数据块尚没有进入缓存,则进行组内替换;如果有效位为0,则说明缓存的该块尚未利用, 或是原来数据作废,可重新调入新块。
某cache有64行,采用4路组相联映射方式,主存有4K个块,每块128个字。则 主存地址多少位?
^cache有64行,所以cache有64块则2^c=64,c=6
由四路组相联得2^r=4,r=2
组地址q=c-r=4
每块128字,2^b=128,字块内地址b=7
主存容量4K*128=2^19字
主存字块标记为19-q-b=8
计算机组成原理:组相联映像 ,麻烦各位大神帮帮忙啊,帮忙解释一下!!!
因为主存容量为4MB(2的22次方) ,Cache 容量为16KB(2的14次方),所以区号为22-14=8位
因为每字32位(2的5次方),所以块内地址是5位
因为是四路(2的2次方)相联映像,所以组内块号是2位
所以组号为22-8-5-2=7位
关于组相联的一个问题
(1)采用组相联映像时,主存地址格式和Cache地址格式为:
区号E
组号G
块号B
块内地址W
主存地址
组号g
块号b
块内地址w
Cache地址
主存按Cache大小划分为区,主存容量为8块,Cache容量为4块,故主存分为2个区,区号E的长度为1位。
每区分为2组,故组号G和g的长度都是1位。
每组分为2块,故块号B和b的长度都是1位。
每块大小为16个存储字,故块内地址W和w的长度都是4位。
(2)组相联映像规定:主存的组到Cache的组之间是直接映像,对应组的块之间是全相联映像。主存的块0~7与Cache的块0~3之间的映像关系是:
主存的块0,1,4,5与Cache的块0,1之间全相联。
主存的块2,3,6,7与Cache的块2,3之间全相联。
(3)由第(2)题的结果可知,该程序按给出的主存块地址流访存时,如果发生块失效,那么把主存块装入Cache的块位置时,必须遵守如下规定:
主存的块0、1、4、5只可装入到Cache的块0或块1的位置上。
主存的块2、3、6、7只可装入到Cache的块2或块3的位置上。
采用LRU替换算法时,Cache块0~3被使用的过程如图所示。
主存块地址
Cache块0
Cache块1
Cache块2
Cache块3
6
2
4
1
4
6
3
0
4
5
7
3
4
4*
4
4
4
4*
4
4
4
4
1
1*
1*
1*
0
0*
5*
5*
5*
6
6*
6*
6*
6*
6
6*
6*
6*
6*
7
7
2
2
2
2
2*
3
3
3
3
3*
3*
命中
命中
命中
命中
可得Cache命中率H2=4/12=0.33。
1>主存块地址 2位主存标记1位组号 4内地址
cache块地址 1位组号1位组内块号 4位块内地址
2>偶数映射在第0组 奇数映射在第1组 ···文字不太好表述····
先后:NNNNYNNNNNNN 命中一次 1/12=...